400期刊网(www.400qikan.com)为您提供最优质快速的论文发表服务，学术杂志投稿、职称论文发表，400期刊网(www.400qikan.com)期待与您合作！
本设计为了实现四通道数据采集，采用了两片ADI公司生产的模数转换器AD9230和一片ALTERA公司生产的FPGA器件EP1S60。采样后数据通过Cypress公司的USB2.。的集成微控制器CY7C68013完成数据与PC机之间的传输。
系统组成设计基于USB+FPGA的四通道数据采集系统主要包括了AD9516系统时钟产生电路、信号调理电路、AID转换电路、FPGA及其外围电路以及USB接口电路。其系统原理框图如图l所示。
1.1时钟电路设计AD9516是一款集低相位噪声时钟发生和低抖动14通道时钟分配功能于一体的时钟分配器。其内部集成1个整数N分频的频率合成器、2个参考输入端、1个压控振荡器(veo)、可调延迟线和14个时钟驱动器，还包括LVPECL、LVDS和CMOS输出。14个输出通道分别为6路(3对)时钟可高达1.6GHz的LVPECL输出和4路(2对)时钟高达800峰一图3FPGA内部功能框图MHz的LVDS输出，LVDS时钟输出可选为高达200MHz的两通道CMOS输出。AD9516可设置3种工作模式，包括外部VCO、外部CLK以及内部VCO。
1.2AD采样电路AD9230是ADI公司推出的一种12位、250MSPS的高速、低功耗AID转换器。
AD9230具有片内基准电压和跟踪和保持，两个并行LVDS输出模式，以便更好和FPGA接口，而双数据速率(DDR)模式能减半所需并行输出数。
1.3FPGA电路设计该设计中FPGA采用的是ALTERA公司Stratix系列器件EP1S600Stratix系列FPGA是ALTERA公司于2002年新推出的高密度FPGA器件。该设计中配置器件EPC16采用被动串行方式加载FPGA，用下载线单独加载FPGA肘，Mode选项用1TAG方式，用下载线单独加载EPC16时，Mode选项可以在JTAG方式和被动串行方式之间选择，其FPGA与EPC16之间的连接关系如图2所示。
1.4USB接口电路为了可以将采集到的数据可以传给PC机以实时显示，该系统设计了USB接口电路。该接口电路主要采用了Cypress公司的USB2.0的集成微控制器CY7C68013，该芯片是一个带增强塑MCS51内核和USB接口的单片机，可提供高达480Mbps的传输率g可完全满足系统每次传输数据的需要，无需再外接RAM，2FPGA内部功能基于USB+FPGA的四通道数据采集系统的FPGA内部功能主要包括系统全局时钟模块、AD9516时钟配置模块、LVDS模块、数据预处理模块以及FIFO模块。具体内部功能模块如图3所示。
3结语由于FPGA采用了高端芯片，可对采集后的数据进行一些复杂算法的处理，利用FPGA可编程的特点，实现不同的功能。
本文由400期刊网(www.400qikan.com)整理发布，转载请注明出处！