1现有课程体系编排上的不合理部分
目前国内高校的计算机专业硬件类主干课程从低到高分成数字逻辑、计算机组成原理和计算机体系结构。主要存在两个问题：一是教学内容相对老化：课程内容讲述以中小规模、集成电路设计数字系统，与当前大量使用大规模超大规模集成电路和ＥＤＡ工具的大趋势不符合；二是各课程之间尤其是数字逻辑和计算机组成原理的各知识点关联性不强。计算机组成原理的控制器设计以微程序方法为主，与当今广泛采用的ＲＩＳＣ处理器的硬接线法控制器技术不相适应。
计算机组成的实验内容是对设计好的部件进行连线，学生对各部件的具体实现并不是很清楚。我们希望通过教学内容的改革，使学生能深入了解计算机尤其是ＣＰＵ部件的硬件实现细节，为后续的计算机体系结构的学习打下。
2数字逻辑与部件硬件课程设计课程内容更新分
2.1数字逻辑电路基础内容
基础部分内容包括两大部分。第一部分是ＶＨＤＬ语言和ＥＤＡ工具的使用。我们讲述的所有内容都要求学生能用ＶＨＤＬ语言描述，ＥＤＡ工具选择与实验配套的Ｘｉｌｉｎｘ ＩＳＥ，与实验的侧重点不同，课堂内容中主要使用仿真部分功能。第二部分是电路基础部分包括组合电路部分的基本的逻辑门，多路器和译码器，算术电路。时序电路部分的触发器、寄存器、计数器、有限状态机。有限状态机是ＣＰＵ控制器的基础，除了要求掌握用触发器和逻辑门实现外，还要学生掌握用计数器和多路器实现有限状态机。讲述密码锁实现的两种方法：一种实现方法是传统的作为一个整体的有限状态机来实现。第二种方法是把整个有限状态机分成两部分：数据通路由数据寄存器、多路选择器和比较器构成；控制器的有限状态机根据数据通道的状态对数据通道进行控制。在有限状态机中引入数据通道和控制单元的概念，加深学生对计算机部件及其相互关系的理解。
2.2计算机部件相关内容
这部分内容主要讲述三大部分内容：一是指令系统，以ＲＩＳＣ架构的ＭＩＰＳ指令系统为主线；二是在讲述了密码锁的基础上引入ＣＰＵ的数据通路及控制器的实现，控制器讲述微程序及硬接线法，并以ＲＩＳＣ处理器中常用的硬接线法为重点；第三部分内容是综合前面学的知识，讲述实现一个单周期简单ＣＰＵ的过程。简单计算机的状态单元有程序计数器ＰＣ、程序存储器ＩＭ、数据存储器ＤＭ和寄存器文件ＲＦ。程序计数器是一个３２位的寄存器：寄存器的输出值指向当前指令，输入ＰＣ′指向下一条指令。程序存储器只有一个读口，它有一个３２位的地址输入Ａ，３２位的数据读输出（指令）ＲＤ。寄存器文件包含３２个３２位寄存器，包含两个读口和一个写口。每个读口对应５位地址输入，Ａ１和Ａ２，对应的数据口为ＲＤ１和ＲＤ２，一个写口ＷＤ３对应的５位地址Ａ３。数据存储器可读写，如果写信号ＷＥ有效，数据从ＷＤ口写入存储器，否则数据从ＲＤ口读出。除此之外，还有加法单元计算地址及跳转。所有部件用ＶＨＤＬ语言描述，配合实验课程在实验仪上完成一个十多条指令的ＲＩＳＣ ＣＰＵ的设计。
3计算机体系结构课程内容及实验设置
去除重复的ＭＩＰＳ指令系统，增加新的数据级并行内容，增加硬件具体实现的实验，分两步实现：第一步，在数字逻辑与部件设计的单周期ＣＰＵ的基础上实现一个５级流水线（取指、译码／读寄存器、执行／有效地址计算和写回）的定长指令，硬接线控制器的３２位ＲＩＳＣ处理器；第二步，实现一个直接印象或二路组相联的Ｃａｃｈｅ。指令级并行部分包括动态调度，前瞻执行等不适合硬件实现的实验采用软件模拟。
4结束语
本文介绍了复旦大学计算机学院对计算机专业的硬件课程进行的重新设计，把原来的数字逻辑、计算机组成原理及计算机体系结构合并为数字逻辑与部件设计和计算机体系结构两门课程。从数字逻辑与部件设计课程开始增加了计算部件设计的内容，并以ＭＩＰＳ处理器的指令系统及ＲＩＳＣ处理器为基础，逐步深入。设计了新的一体化实验仪及新的实验内容，经过四年多的实践，取得了良好的教学效果。
作者：唐志强 朱子聪 单位：复旦大学计算机科学技术学院